华为Mate90系列将搭载新麒麟芯片

据《科创板日报》报道，华为Mate90系列手机预计将在秋季发布，并计划搭载基于韬定律的新麒麟芯片。华为于5月推出了韬(τ)定律，旨在通过系统性降低时间常数τ，以逻辑折叠(LogicFolding)等技术，减少芯片内部信号传播时延，提升晶体管密度，推动半导体和电子系统的持续发展。

韬定律技术的应用

中国科学院科技论文预发布平台ChinaXiv显示，华为技术有限公司董事、半导体业务部总裁何庭波于7月3日发布了《面向多层级电子系统的时间缩微理论》（韬定律）V2版本。该版本在原有理论框架基础上，增加了大量工程实施细节、实测量化数据与产品发展路线，深化了以时间常数τ为核心的后摩尔时代缩放理论体系。

据论文披露，与2025年的麒麟9030 Pro相比，麒麟2026芯片采用了LogicFolding双层逻辑折叠技术，晶体管密度从155MTr/mm²提升至238MTr/mm²，提升了约53.5%，这一提升在以往需要三年的几何微缩才能实现。麒麟2026芯片的主频提升了13%至3.1GHz，SRAM工作频率提升了超过40%，时钟缓冲器数量减少了超过50%，时钟偏移降低了25%，线长缩短了约30%。

未来展望

何庭波在其最新论文中指出，未来十年，逻辑折叠技术预计将从局部的关键路径折叠演进为全面的、多层级的折叠，每个封装内将集成三层、四层乃至更多有源层。这一演进由低温混合键合技术和硅通孔（TSV）着陆点的下移推动，预计晶体管密度将向400MTr/mm²及更高水平迈进。

同时，逻辑折叠技术使麒麟芯片能够大幅提升CPU核心频率，并为超过4GHz的频率铺平道路。这一路线图在成本方面具有经济可行性。

论文还指出，大约在2030年，AI芯片昇腾990将把LogicFolding技术引入AI加速器类别。到2035年，硬件集成度预计将增加超过100倍，其中τ的缩减分布在堆栈的每一层，而非集中在器件层面。

挑战与应对策略

何庭波强调，热管理是LogicFolding架构中的关键挑战。为解决此问题，华为采用了热感知分区和布局规划策略，在设计阶段避免折叠高功耗电路，并从结构上防止高功耗子系统的空间相邻。

尽管前方的路线图要求很高，何庭波表示，将τ缩放（韬定律）描述为一个已完成的系统会具有误导性。几个实质性问题仍然悬而未决，包括工具链和方法论、晶圆间工艺变化和垂直互连开销等。

摩尔定律的挑战与韬定律的应对

近年来，摩尔定律正面临物理极限和经济效益的双重挑战。面对晶体管几何缩微放缓和成本红利消退的问题，华为认为韬(τ)定律是一条有效的新路径，以满足当前指数级增长的计算性能需求。

韬(τ)定律所涉及的技术构建了从器件到系统多层级的体系。在晶体管密度受限的情况下，基于韬（τ）定律，从底层器件到顶层系统，优化信号传输和处理的时间，提升芯片性能和能效。

业内人士表示，光刻机的制约导致芯片性能难以继续突破，在先进工艺受限时，如何制造高性能芯片成为韬（τ）定律受关注的原因。何庭波透露，基于韬(τ)定律，华为已设计并量产了381款芯片，服务于多个市场。